PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-127144

(43) Date of publication of application: 30.05.1991

(51)Int.CI.

G06F 12/02 G11C 11/401

(21) Application number: 02-244142 (71) Applicant: INTERNATL

BUSINESS

MACH

CORP <IBM>

(22) Date of filing:

17.09.1990 (72) Inventor: WEST

RODERICK

MICHAEL PETERS BATES

MATTHEW DAMIAN

GAY

ADRIAN C WILLIAMS

TODD

(30)Priority

Priority

89 89310459

Priority

12.10.1989

Priority

ЕP


number:

date:

country:

(54) MEMORY AND METHOD FOR ALTERING ACCESS ROW (57) Abstract:

PURPOSE: To provide a memory which has the speed advantage of a page mode and which speedily updates a vertical line by providing a means for advancing a row address on a selected column cycle in the row



cycle for a control means. CONSTITUTION: A circuit block for an address designation sub-system for random access memory, control signal/bus, a row increment/decrement control circuit 2 and an increment/decrement circuit 4 are provided. An address buffer control circuit 1 monitors the address multiplex of an address buffer 3 and monitors the operation of the row increment/decrement circuit 2. The control circuit 2 obtains the command of row change direction and row advance from row change input RC with descending conversion or RAS and CAS. The address buffer control circuit 1 generates timing information for the address designation sub-system of the random access memory from RAG/CAS input part. Thus, the memory which can speedily update a horizontal line and the vertical line and which can operate at the page mode can be provided.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

① 特許出願公開

1

⑫ 公 開 特 許 公 報(A) 平3-127144

⑤Int. Cl. 5

識別記号

庁内整理番号

④公開 平成3年(1991)5月30日

G 06 F 12/02 G 11 C 11/401

570 ·

8841-5B

8323 - 5BG 11 C 11/34

362 D

審査請求 有

請求項の数 12 (全12頁)

69発明の名称

ページ・モードで動作するメモリ

願 平2-244142 ②特

223出 願 平2(1990)9月17日

優先権主張

201989年10月12日30欧州特許機構(EP)3089310459.6

仰発 明 者

ロードヴィック・マイ

イギリス国ハンプシヤー、チヤンドラーズ・フオード、ノ

ケル・ピイーターズ・

ース・ミラーズ・デイレ、バルモパール・クロス 1番地

ウエスト

⑫発 明 者

マシユー・ダミアン・

イギリス国ハンプシヤー、サウスハンプトン、シヤレイ、

コツクスフォード、バーンズ・プレス4番地

勿出 願 人

パテーズ インターナショナル・

アメリカ合衆国10504、ニューヨーク州 アーモンク(番

ビジネス・マシーン

地なし)

外1名

ズ・コーポレーション

四代 理 人 弁理士 頓宮 孝一

最終頁に続く

明 細

1. 発明の名称 ページ・モードで動作するメ モリ

2. 特許請求の範囲

(1) 行及び列によってアドレス可能であり、ペー ジ・モードで動作可能なメモリであって、制御手 段により行アドレスが行サイクルのために選択さ れ、前記行サイクル内に複数の列サイクルが実行 され、選択された列アドレスでメモリにアクセス するものであって、

前記制御手段は更に、前記行サイクル内の選択 された列サイクルについて行アドレスを進めるた めの手段を含むことを特徴とするページ・モード で動作するメモリ。

(2) 列アドレス・ストローブが活動状態になると、 前記の制御手段が、前記メモリに供給される行変 化信号に応答して、前記行アドレスを進めるこ とを特徴とする、請求項1に記載のページ・モー ドで動作するメモリ。

- (3) 前記の制御手段が、行アドレス・ストローブ が活動状態になって、前記メモリを選択された行 変化モードにセットすると、前記メモリに供給さ れるモード信号に応答し、前記の行変化モードは、 前記行変化信号に応答して前記制御手段によって 実行される行アドレス・ステップを定義する、こ とを特徴とする請求項2に記載のページ・モード で動作するメモリ。
- (4) 前記の制御手段が、前記モード信号に応答し て、前記メモリを行増分モードまたは行該分モー ドのいずれかにセットし、そして、前記行アドレ ス・ストローブが活動状態になって、前記アドレ スによって選択された行と、行増分モードではよ り高いアドレスまたは行増減モードではより低い アドレスをもつ少なくともさらに1つの行を活動 化することを特徴とする、請求項3に記載のペー ジ・モードで動作するメモリ。
- (5) 前記の制御手段が、前記モード信号に応答し て、行増分モードで、現在活動化されている最低 アドレスを有する行を不活動化し、そしてより高

特開平3-127144(2)

K

いアドレスをなお有する1つの行を活動化するか、または行成分モードで、現在活動化されている最高アドレスを有する行を不活動化し、そしてより低いアドレスをなお有する1つの行を活動化する、ことを特徴とする請求項4に記載のページ・モードで動作するメモリ。

- (6) 前記メモリが少なくとも2つのセグメントに分けられ、前記の制御手段は、各セグメント中の1つの行の最大が列サイクルのために活動状態にあることができるように配置されている、ことを特徴とする請求項5に記載のページ・モードで動作するメモリ。
- (7) 前記の請求項 1 ないし 6 のいずれかに記破の メモリを含む、ことを特徴とする表示システム用 の表示メモリ。
- (8) 額求項7に記載の表示メモリを有する表示システム。
- (9) 行アドレスが行サイクルのために選択され、 この行サイクル内で複数の列サイクルが実施され てメモリの選択された列アドレスにアクセスする

くともさらに 1 つの行、または第 2 モードのより 低いアドレスをもつ少なくともさらに 1 つの行を 活動化するサブステップ

を含む、請求項9に記載のメモリの制御方法。 (11) ステップ (b) が更に、

(j)列アドレス・ストローブが活動状態になると、メモリに供給されるモード信号に応答して、前記第1モードで、現在活動化されなり、る最低アドレスをもつ行を不活動化して、より高いアドレスをもつさらに1つの行を活動化するかいまたは、前記第2モードで、現在活動化されている最高アドレスをもつ行を不活動化して、より低いアドレスをもつさらに1つの行を活動化するサブステップ

を含む、請求項10に記載のメモリの制御方法。
(12) (a) 線の出発点と線上の次点への方向についての、最初の行アドレスと列アドレスを決定するステップと、

(b) 前記の線上の次点への方向を表す行変化 モード信号を発生させ、行アドレス・ストローブ ように、行と列によってアドレス指定可能であり、 かつページ・モードで動作可能であるメモリにお いて、

a) 行アドレス・ストローブが活動状態になると、メモリに供給されるモード信号に応答して、メモリを選択された行変化モードにセットし、この行変化モードは行アドレス・ステップを行変化信号に応答して実施されるよう定義するステップと、

b)列アドレス・ストローブが活動状態になると、メモリに供給される行変化信号に応答して、 行変化モードによって定義されるように、行アド レスを進めるステップと

を含む、選択された列アクセスのためにアクセスされる行を変化させるメモリの制御方法。
(10) ステップ (a) が更に、

(i) 前記の行アドレス・ストローブが活動状態になると、メモリに供給される行アドレスに応答して、行アドレスによって選択された行と、第1モードのより高いアドレスを有する少な

が活動状態になると、前記モード信号と前記初期 行アドレスを前記メモリに供給し、前記メモリを 適切な行変化モードにセットし、行アドレスを選 択するステップと、

(c) 第1列アドレス・ストローブが活動状態になると、前記初期列アドレスを前記メモリに供給し、前記初期行アドレスと列アドレスによって指定された場所にアクセスし、その場所で画案をプロットするステップと、

(d) 増分線画アルゴリズムにしたがって、 線上の次点についての列アドレスと行変化信号を決定し、行変化信号の値は、行の変化が前記次点に必要であるか否かを判定するステップと、

(e)次の列アドレス・ストローブが活動状態になると、前記列アドレスと行変化信号を前記メモリに供給し、前記次点のための適切な場所にアクセスし、その場所で画素をプロットするステップと、

(f) 線上の後続の点について (d) ~ (e) のステップを繰り返すステップ、

特開平3-127144 (3)

j

を含む表示システムにおいて線をブロットする 方法。

3. 発明の詳細な説明

A. 産業上の利用分野

本発明は、ページ・モードで動作可能なメモリ に関する。

B. 従来の技術

ランダム・アクセス及びランダムにアクセス可能な読取専用メモリなどのメモリは、通常は、行と列によってアクセス可能な記憶位置のマトリックスまたは記憶位置のグループとして配列される。
メモリ位置の様々な構成が可能である。たとえば、
1メガビットのメモリは512行と512列の上にアドレス可能な4ビット258Kワードとしてアドレス可能な4ビット258Kワードとしてアレス指定することは、4つの記憶位置のグループレス指定することは、4つの記憶位置のグループへのアクセスを与える。1つの代替構成は、512行と256列、または256行と512列のドレスであり、このため特定の行と列にアドレス

RAMのための1つのアプリケーションは、表示システム中の全点アドレス可能(APA)表示メモリである。 最近のAPAラスタ表示では、見ようとする依は、 動的ランダム・アクセス・メモリ(DRAM) なら成るメモリ・サブシステム・フレーム・バッファ中に、 画素(ピクセステム・フレーム・バッファ中に、 画素

指定することは、8つの記憶位置のグループへの アクセスを与える。もちろん、これらは多くの可 能な構成のうちのただ2つである。

多くの色々な形式のランダム・アクセス可能メモリがある。例として、読取専用メモリ(ROM)、かかな式ROM(PROM)、静的のRンダム・アクセス・メモリ(SRAM)、動的的RAM(DRAM)、及びピデオRAM(VRAM)が挙げられ、後者はDRAMの特定の形式である。これらのメモリは通常、それぞれRAS(行ス・ローブ)及びCAS(列アドストローブ)と呼ばれるタイミング信号に応速にアストローブ)と呼ばれるタイミング信号に応速にアストローブ)と呼ばれるタイミング信号に応速にアストローブ)と呼ばれるタイミング信号に応速にアストローブ)と呼ばれるタイミング信号に応速にアストローブ)と呼ばれるタイミング信号に応速に対し、ストローブ)と呼ばれるタイミング信号に応速に対し、ストローブ)と呼ばれるタイミング信号に応速に対し、ストローブ)と呼ばれるタイミング信号に応速に対し、なり、クローブのようなであるビットまたは複数のアクセスを許す。

しかしあるメモリでは、一般に「ページ・モード」と呼ばれる追加のアクセス方法が、どの複数

ル)として 1 点ごとに記憶される。これらの設計 によって、任意に複雑な像のために、画素内容の 任意更新ができるようになる。

記憶された情報は、定期的に再生されてビデオ・ モニタ上に像を復元するか、または更新されれた。 示された像を変更する。ラスタ走査表示のため、、 水平線更新は一般にページ・モードで起こり、この場合、アクセスされた行の上のデータは、ここの解接画素に対応する複数の列位置で、拡重を 更新帯域幅について更新される。しかし、垂直を 更新は一般に、複数順次行アクセスを必更を ランダム・サイクル・タイム性能で像変更を するのに、ページ・モード更新より4倍長い時間 を要する。

第 5 図に示す公知の表示メモリにおいて、水平線用の画素データはメモリの 1 行に隣接列位置に記憶され(たとえば、 C [a] 、 C [a + 1] 、 C [a + 2] 、 など)、一方、垂直線は複数行を横切る 1 つの列に記憶される(たとえば、 C [a] 、 C [b] 、 C [c] 、 など)、と想定する。他の

特開平3-127144(4)

C. 発明が解決しようとする課題

本発明が扱わなければならなかった最初の問題は、表示の更新性能またはプロット性能における空間的相違の解決であった。この問題を分析して、それはページ・モードによるランダム・アクセス・メモリの基本的ハードウェアの制限に由来したことがわかった。

いてのアクセス・サイクル内で、第2メモリかについての複数のアクセスを使用可能にする、アクセス機構をカバーする一般用語として理解すべきである。したがって用語「ページ・モード」と呼ばれる本明細書では、時々「静的列モード」と呼ばれるメモリ・アクセス機構と、他のそのようなアクセス機構をカバーするとして、理解すべきである。

本発明は、SRAM、DRAM、VRAMを含む各種のROM形式の下で動作可能な、すべてのメモリに適用可能である。実際、本発明の例を2次元で構成されて2つのアドレス構成部分を受け取るメモリについて説明するが、本発明は、3次元で構成されて各次元のためのアドレス構成部分を受け取るメモリにも適用できる。

制御手段は、列アドレス・ストローブ(CAS)が活動状態になって、前記行アドレスを進めるとき、前記メモリに供給された行変化信号(RC)に応答することが好ましい。これによって、1つの行サイクル内で特定の列サイクルについて行アドレスを進めることが、最少の追加情報によって

したがって、本発明の目的は、前記の欠点のない、ページ・モードの速度利点をもたらす、 垂直 級更新の速いメモリを提供することである。 D. 課題を解決するための手段

本発明により、行及び列によってアドレス可能で、ページ・モードで動作可能なメモリが提供される。このため、行アドレスは行サイクルにないて選定され、前記行サイクル内で、複数の列サイクルが実行され、この列サイクルで、選定された列ナドレスにおいて、前記行サイクル内の選定された列サイクルについて行アドレスを進める

「行」及び「列」の用語を、本明細書では、メモリの第1次元及び第2次元のためのラベルとして使用するが、これは当技術分野では慣習れな用語である。したがって、これらは、単にそれぞれ第1メモリ次元用ラベルとして、理解すべきである。同様に、「ベージ・モード」という用語は、第1メモリ次元に

(stepping) ための制御手段を余分に含む。

遠成できる。次に、ある行変化信号に応答して行なおうとするステップをあらかじめ定義することによって、信号ピットを使用して、このステップが所与の列サイクルについて起こるべきか否か、を特定することができる。

メモリが、前記モード信号に応答して、行増分 モードまたは列減分モードのいずれかでセットさ れる場合、制御手段は、前記行アドレス・ストロー

特開平3-127144(5)

ブが活動状態になび行物のまたにないていたが、 前記行アドルスにあいているのでは、 及び行物のモードののアルスを あいまたは行 放分モードの なる はいまた はなか でに ない ない でに で で に で で に で で に で で に で で に で で に で で に で で に で で に で で に で で に で で に で で に で で に で ない メール で に で で に で で に で の 的 記 の 地 分 量 ま た は に な で に な る は に な る で に な る で に な る 。

有利なことに、複数の行が同時に活動化される場合には、活動化された行の変化は、行アドレスが行変化信号に応答してステップされるときに行なわれる。

本発明の好ましい形式では、メモリは少なくとも2つのセグメントに区分化されて、行アドレス中の少なくとも1つの行アドレス・ピットがメモリ・セグメントを選定するために使用され、残りの行アドレス・ピットは各セグメント内の行を選定するために使用される。メモリの区分化は、個々

発明は、先に定義したようなランダム・アクセス・メモリ、及び表示メモリを組み込む表示システムを含む表示メモリにも関する。本発明はまた、ランダム・アクセス・メモリにアクセスする方法、及びそのランダム・アクセス・メモリを組み込む表示システムで線をプロットする方法にも関する。E. 実施例

まず、概要を説明する。

第6図は、160nsのランダム・アクセス時間を有するメモリと合う、ランダム行サイクル・タイミングを使用する通常のRAMから成るフレーム・パッファの中で、垂直線用の画素データを更

の行と列へのローディングを減少するために、大型メモリで採用される。これは、信号生成・伝播の遅延を減少させ、一方データ転送率の変動と電力消費の両方を減少させる。本発明による、メモリの区分化は、物理的に分離したサブァレイ中に論理的に順次行を置くことによって、複数行の同時活動化を簡易にすることも可能にする。

行変化方向信号及び/または行変化信号を、メの制御線に供給することができる。この制御線は供給するこそができる。なな方向信号と行変化信号が異でで、これらを他の適当なできる。などえば、これらをでする。などを供給できる。たとえば、これらをでできる。ない1つまたは複数の線に含むこともできる。にはすることもできる。

本発明のランダム・アクセス・メモリは、特定 であるが非俳他的アプリケーションを、表示シス テム用の表示メモリとしている。したがって、本

新するために必要なタイミング順序を示す。各サイクルで、1行がアクセスされ、データが書き込まれ(または読み取られ)、そして次の行がアクセスされる。

第2図は、第8図と同じタイミングの場合の、本発明の1実施例におけるタイミングを示す。内部行活動化を伴うページ・モードが、読取りサイクルと書込みサイクルの両方について示されている。タイミングは、ランダムRAS(180ms)及びページ・モード・サイクル(40ms)との間で4:1の差を想定にして描かれている。タイミングは、食い違った方式と同時方式の両方で発生する最初の行アクセスを示し、両方式の実施可能性を実証する。

第1図は、本発明によるランダム・アクセス・メモリ内でのアドレス指定及びタイミング順序に必要で、第2図に示すタイミングと合う、制御要素を図示する。図示されたランダム・アクセス・メモリは、8データ・ビット、1024行、51

ľ

2列の、512K×8の4Mbメモリである。

第3図は、第2図と第1図におけるタイミング図及びプロック図を支援するサブアレイを有する、4Mbランダム・アクセス・メモリのためのアレイ区分化の1例である。メモリは8アレイ・ブロック、すなわちオクタント(512Kb)から成り、これはさらに8つのサブアレイ(84Kb)に再分される。各サブアレイは、行増分減分モードで動作するとき、第1図の大域論理の制御の下で、独立して動作可能である。

第4図は、本発明のメモリを使用して全システム性能を拡張する、典型的なワークステーション 図形表示サブシステムの1例である。

次に、本発明の1実施例の詳細を、第2図の内部メモリ・タイミングと外部メモリ・タイミングを引用して説明する。実施例では、RCが下記の機能を実施する制御信号として導入される、と想定する。

(1). 下降 R A S 変換では、 順次行アクセスが 生じることになる方向を指示する。 すなわち、

アクセス・メモリ設計に典型的である。 示された 事例は、行あたり 1 列アドレス更新による、垂直 線用の上左隅における画面原点(0, 0) (第 5 図)に基づく行増分を実証する。これらのタイミ ングの機能的要件を実行するには、次のRAM梅 成と回路拡張が必要である。

- (a) 増分範囲内の行を明確なサブァレイに物理的に分離すること(第3図)。
- (b) 独立した同時サブアレイの動作、複数のサブアレイ行復号の活動化、モード選定と内部行増分/減分、及び復元動作のための追加支援回路と制御論理(第1図)。

第2図において、最初の下降 R A S 変換で、行変化信号(R C)は正であり、論理行アドレス増分が、開始された R A S サイクル内に指定された後続の行変化のために発生することを示す。 最初のアクセスで、アドレス指定された行が選定され (サブアレイ S A 1)、またそれぞれのサブアレイ(第3図)中の次の3行(R 2、R 3、R 4)も選定される。これらのサブアレイの各々へのア

R C = 0 の場合には、行アドレスが増分される。 R C = 1 の場合には、行アドレスが減分される。 (2). 下降 C A S 変換では、このような行変化 が生じるときを指示する。すなわち、

- (a) R C = 0 の場合には、アクセスは現在行(R) の特定の列アドレスで生じることになる。
- (b) R C = 1 の場合には、ステップ 1 で特定されたように、アクセスは、現在アドレス (R) から次行アドレス (R±1) の特定の列アドレスで生じることになる。

上記図に合う、1毎の増分または減分が検討されるが、他の事前決定された量によるアドレスの変化を、設計によって実施し、あるいは兄を用いてがラムできる。所与の設計構成が、複数タイで対位または減分値を支援できる。これらのタイ・クグでは、160mmのランダム・サイクル・タイムと40mmのページ・モード・サイクルがゆる「急速ページ・モード」を有する多くのランダム・

クセスは食い違って行なわれ、それにより電力の 浪費とチップ給電交換ノイズを減らす。 チップ設 計の最適化のためのパラメータの変化をここに説 明する機構を実施するときには考慮しなければな らない。

第1下降CAS変換では、行変化信号(RC)は負で、データ・アクセスは原点行R1と指定された列アドレスC[A]で発生することを示す。

第2下降CAS変換では、RCは、次の行アドレスR2への正の指示アクセスであり、指定された列アドレスC[B]にある。同時に、行R5は後統行変化を見越して活動化される。

次の上昇CAS変換では、R5のアクセス後にR1は復元されて、電力とノイズの生成を減らす。 行復元及びアクセス・サイクルは、いずれかのCAS端で発生することがあり、制御論理タイミングでは固有となる。R1復元を完遂した後、サブアレイSA1は次の行アクセス用に使用可能となる。これは、行選定が介入するサブアレイの各々を介してステップした後に、R9へのアクセスと

特開平3-127144(フ)

して発生する。サブアレイの数と最初にアクセスされた行の数の決定は、チップ構成、RAS及びCASサイクル時間、語線区分化、チップ密度、及びサブアレイ復元時間を考慮して作られる。

続く下降CAS変換の各々では、RCは行変化 を呼び込む。示されたタイミングについては、行 アクセスは各アレイに順次に発生し、行R9でサ ブアレイSA1に戻り、この時まで、サブアレイ SA1の行R1は適当に復元されている。これら のタイミングは行の選択先読みをもたらし、十分 なリード・タイムで追加論理回路の制御の下で復 元し、ページ・モードのデータ転送率で継目のな いデータ転送を保証する。たとえば、行R5は第 2下降CAS変換によってサブアレイSA5の中 で選択される。データはその後の利用可能な2つ のCASサイクルであり、次のCASサイクル (C[E]) 内でアクセスされる。第2CASサ イクルの正の変換も、サブアレイSA1内で行R 1を復元する。すなわち、復元は完成され、サブ アレイSA1はサイクル(C[E])での行選択

に利用可能である。行R 9 は、R C に応答して、サイクル (C [F]) 中にサブアレイ S A 1 で選択される。行R 9 からのデータはサイクル (C [H]) で利用可能となり、サイクル (C [I])でアクセスされる。

RCが所与の下降CAS変換で負のままである場合には、列アクセスが通常ペーツ・モード動作として現在行で継続する。新しい行の選指定ではないと指定では、RCが現在行はもう必要ではないと指定である。で遅延され、そして新しい行がアクセスされる。さつジ・モード速度とタイミングは維持される。ひみろ動開始とデータイン更新のタイミンとの中に指定される。CASアドレス指定がら変化しない。

プロセスは、RASが高レベルに戻ってチップ選定を終えるまで、後続のサイクルを継続する。 前述の例では、行変化信号は、新しい行が現CA Sサイクル中でアクセスされようとしていること を指定する。あるCASサイクル中のRCを次の

サイクルで実行されるように指定するような代替法も、制御論理の中に組み込むことができる。 採用された配置は、柔軟性を提供し、ルック・アヘッドの要素を持たず、空サイクルまたは同期化を必要とせず、一般クラスのグラフィック・アダプタ及びシステム・キャッシュに合った本発明の利点を示す。

 置の8つの8分空間に分割される。各8分空間は、 さらに8つのサブアレイに再分割され、各アドレ は行アドレスの最低位の3ピットによってドレスの最低位の3ピットによっては、8回 路25される。第1図の復号器回路25は、8回 繰り返す。各サブアレイは、行/列の対の各々に関連するアレイは、128行51 2列で組織されて、フロービットによる、128行51 ドレスの最高位の7つのピットによってアドレス指定される。サブアレス指定される。

第1図は、従来のランダム・アクセス・メモリ 用のアドレス指定サブンステムのための回路ブロックと制御信号/バスに加えて、本発明によるランダム・アクセス・メモリ用の回路ブロックと制御信号/バスを備えている。本発明により追加された回路ブロックは、行増分/滅分制御回路2と増分/滅分回路4である。また追加された制御信号/バスは、追加回路ブロックへ、およびそこからの制御信号/バスである。

従来の単一行メモリ・アクセスについては、RAS下降変換で、行アドレスがアドレス・バッファ3からプレデコーダ5を介して行復号器7~14へ渡され、これらの行復号器は、行アドレスの最上位の7ビットを復号する。行アドレスの最下での3ビットは、アドレス・バッファ3からサブアレイ選択回路6へ渡され、このサブアレイ選択回路6は、8つのサブアレイのどれがアドレス指定

よって、RAS下降変換においてRC入力レベルルのほのになる。最初の行アドレスの最上位の7~14、増分/減分回路4は、サブアレイ選択回路6に、最初にアドレス指定アドレスを始めるために、最初の行アドレスの最上位3ビットに基づいて、8つのサブアレイの1つを選択するように指示する。増分/減分回路4は、またサブアレイ選択回路6に、行へのアクセスを開始することを指示する。

CAS下降変換では、列アドレスは、アドレス・パッファ3からプレデコーダ5を介して列復号器15~22へ渡される。行変化命令は、行増分別御回路2によって、CAS下降変換においてRC入力レベルから得られる。増分/CAS「降の関係」に、活動CAS期間中にアドレス指定されている行にに示する。増分/成分回路4の指令の下で、行変化命令に応答し

されつつあるかを判定する。サブアレイ選択回路6は、8つのサブアレイの1つを選択し、この結果、行復号器7~14の1つがアドレス指につったでなり、2になって、3からブレスはアドレス・バッファ3からブブレーグの列復号器は9ピット列アドレスを復号にするのののでもでは、8つのサブアレイ選択回路6は、8つのサブアレイ列復行器のどれが選択されるかを制御する。

本発明の行増分/減分ページ・モードで動作するときは、行アドレス指定は、行アドレス選択のためのRCとアドレス・バッファ制御回路1からのRAS/CASタイミング情報を使用して、行増分/減分制御回路2の制御の下で、増分/減分回路4によって実施される。列アドレス指定は変化しないままである。

RAS下降変換では、最初の行アドレスは、アドレス・バッファ3から増分/減分回路4へ渡される。行変化命令は、行増分/減分制御回路2に

本発明のメモリは、第4図に示すような図形表示システムのフレーム・バッファ用に、ワークステーション形式で使用できる。ワークステーション形式で使用できる。ワークステーションは、通常のマイクロプロセッサ形式の中央演算を超み込んだ表示アダプタ80を含むその他多くの装置からなる。各種の装置が、システム・バる。システム・バスには、システム・メモリ82及び

特開平 3-127144 (9)

ŧ

説取 可用記憶機構(ROS)81が接続されている。マイクロプロセッサの動作は、オペレーション・システムとROS及びRAMに記憶されたアプリケーション・コードによって制御される。IノOアダプタ83は、システム・バスをディスク・ユニットなどの周辺装置84に接続するために設けられる。同様に、通信アダプタ85は、ワークステーションを外部プロセッサ(たとえばホスト・コンピュータ)に接続するために設けられる。キーボード87は、キーボード・アダプタ86を介してシステム・バスに接続される。表示アダプタ80は、表示装置94上のデータの表示を制御するために使用される。

ワークステーションは多種多様な働きをする。 その仕事の 1 つのクラスに、グラフィック・アプリケーションにおける線の生成がある。これは、 一般にブレーゼンハムの線アルゴリズム

(Bresenham's Line Algorithm)として知られる 緑返しアルゴリズムによって行なうことができる。 このアルゴリズムは、初期水平及び垂直線位置の

態になると、モード信号と最初の行アドレスをメ モリに供給し、したがって、適切な行変化モード の中にメモリをセットし、最初の行アドレスを選 択する。

(C).最初の列アドレス・ストローブが活動状態になると、最初の列アドレスを、最初の行アドレス及び列アドレスによって指定された場所にアクセスするため、及びその場所に画素データをプロットするために、メモリに供給する。

(D)・増分線画アルゴリズムにしたがって、線の次点のための列アドレスと、行変化信号として使用される誤差項を決定し、行変化が次点のために必要か否かを示す。

(E)・次の列アドレス・ストローブが、次点のための適切な場所にアクセスするため、及びその場所に画素データをプロットするために、列アドレスと行変化信号をメモリに供給する。

(F). 線の更新が完成するまで、線の上の次点についてステップ D と E を繰り返す。

特定の例について説明したが、本発明は、これ

画定で構成され、次に各水平アドレス位置につい て、ステップが直交方向に作られるべきか否かを 判定する誤差項を計算する。非常に効果的である が、このようなアルゴリズムのプロット性能は、 従来の技術では、水平方向のみのページ・モード 画素記憶を許すフレーム・パッファ・メモリ技術 のために制約されている。ランダム・サイクルの 性能は、ランダム・サイクル・タイミングをアブ ローチする最悪の場合の性能(垂直線作画)での 各直交変換中に発生する。しかし、本発明による ランダム・アクセス・メモリを用いる表示メモリ は、ページ・モード周波数に近づくプロット性能 を達成することができる。本発明によるランダム・ アクセス・メモリからなるフレーム・バッファを 有する表示システムにおける、線を更新するため に必要な動作は、下記のように要約される。

(A). 線の出発点のための最初の行アドレスと列アドレス、及び線の次点への方向を決定する。 (B). 線の次点への方向の行変化モード信号表示を発生させ、行アドレス・ストローブが活動状

に限定されることはなく、多くの追加及び改訂が 可能である。

たとえば、モード信号と行変化信号は、両方ともそれらの適切なタイミングで共用RC線に供給されるが、これらは、分離された専用線に供給されるが、これらはで使用されていない線に供給されることもできる。列アドレス・ピットを要求する前述のようなメモリでは、行変化信号は、列サイクル中に使がされないアドレス線の1つに供給されることができる。

その上に、モード信号が、RASが活動状態のとと、 RASが活動状態のののののののでは、または他のでは、または他では、ないでは、 Cとによったといる。 Cとによったはレジスタ中のデータから、 人力部 (は、 本発明は、 本発明は、 本発明は、 本発明は、 本ののは、 Cとで変化信号及び行変化信号のためのメモリの入力線を必要とせず実現できる、 と見ることができる。

また、前記の例では、行変化モードの選択は、

特開平3-127144 (10)

F. 効果

本発明によれば、水平線更新、垂直線更新の速い、ページ・モード動作可能のメモリが得られる。

4. 図面の簡単な説明

第 1 図は、第 2 図のタイミング図と一致する方法で複数のサブアレイ行にアクセスする手段を有

する、本発明の1実施例を示す図である。

第 2 図は、 1 6 0 n s のランダム・アクセス・サイクル時間と 4 0 n s のページ・モード・サイクル時間を有するメモリと一致する、本発明によるメモリの例における垂直線画のための、タイミング図である。


第3図は、第1図の実施例と一致する、メモリ・サブアレイ中の物理的行配置を示す、物理的チップ態様の図である。


第4図は、本発明を組み込むことができる表示 システムの概略ブロック図である。

第5図は、表示メモリ内の表示データの典型的な 構成を示す図である。


第6図は、160nsのランダム・アクセス・サイクル時間を有するメモリと一致する、表示メモリ中の後続行にアクセスする垂直線更新のための、従来型RAM動作のタイミング図である。


1 ・・・ アドレス・バッファ制御回路、2・・・ 行増分/減分制御回路、3・・・ アドレス・バッファ、4・・・ 増分/減分回路、25・・・ 復号器回路。





特開平 3-127144(11)





特開平3-127144 (12)

第1頁の続き

⑩発 明 者

ズ・ガイ

トッド・ウイリアムズ ⑩発 明 者

アドリアン・チャール イギリス国ハンブシャー、フアレハム、フアレハム・パー

ク・ロード29番地

アメリカ合衆国ヴアーモント州バーリントン、エセツク

ス・ジャンクション、ポックス364番地